

(11)Publication number:

2001-143913

(43) Date of publication of application: 25.05.2001

(51)Int.CI.

H01C 13/02 H01C 7/00

(21)Application number: 11-320533

(71)Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22)Date of filing:

11.11.1999


(72)Inventor: YAMADA HIROYUKI


(54) MULTIPLE CHIP RESISTOR

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a multiple chip resistor wherein directions are easily aligned by a complete resistance value selecting machine, its throughput capacity can be improved, and a product is not damaged when shock is applied in the case of mounting onto a printed board.

SOLUTION: In this multiple resistor, two pairs of protruding parts are formed on facing long sides of a rectangular insulating substrate 11, electrode parts 12 are formed on the protruding parts, and a notched part 13 is formed between the adjacent protruding parts. As to the rectangular insulating substrate 11, relations of the short side L, the long side W, the thickness (t), the width (a) of the notched part 13 and the depth (b) of the notched part 13 are set as $L\leq0.6$ mm, W/L>1.3, $a/W\leq0.2$, b/L \leq 0.2 and t/L \geq 0.5.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号、 特開2001-143913 (P2001 - 143913A)

(43)公開日 平成13年5月25日(2001.5.25)

(51) Int.Cl.7

識別記号

FΙ

テーマコート*(参考)

H01C 13/02

7/00

H01C 13/02

B 5E033

7/00

В

審査請求 未請求 請求項の数1 OL (全 6 頁)

(21)出願番号

特願平11-320533

(22) 出題日

平成11年11月11日(1999.11.11)

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 山田 博之

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(74)代理人 100097445

弁理士 岩橋 文雄 (外2名)

Fターム(参考) 5E033 BB02 BC08 BE01 BF05 BC02

BC03 BH02 BH03

(54) 【発明の名称】 多連チップ抵抗器

(57)【要約】


【課題】 完成抵抗値選別機での方向が揃えやすくなっ て、完成抵抗値選別機の処理能力を高めることができる とともに、プリント基板への実装時の衝撃がかかっても 製品が破損することのない多連チップ抵抗器を提供する ことを目的とする。


【解決手段】 矩形状の絶縁基板 11の対向する長辺に 2対の凸部を形成するとともに、この凸部に電極部12 を形成し、かつ前記隣り合う凸部間に切り欠き部13を 形成してなる多連チップ抵抗器において、前記矩形状の 絶縁基板11の短辺し、長辺W、厚みt、切り欠き部1 3の幅a、切り欠き部13の深きbの関係を、L.≦0. 6 mmで、かつW/L>1.3、a/W≦0.2、b/ $L \le 0$. 2、 $t/L \ge 0$. 5の関係にしたものである。

// 絕緣基板

12 電極部

13 切り欠き部





【特許請求の範囲】

【請求項1】 矩形状の絶縁基板の対向する長辺に2対の凸部を形成するとともに、この凸部に電極部を形成し、かつ前記隣り合う凸部間に切り欠き部を形成してなる多連チップ抵抗器において、前記矩形状の絶縁基板の短辺し、長辺W、厚み t、切り欠き部の幅 a、切り欠き部の深さbの関係を、 $L \le 0$ 、6 mm c、かつw/L > 1、3、 $a/W \le 0$ 、2、 $b/L \le 0$ 、2、 $t/L \ge 0$ 、5 の関係にしたことを特徴とする多連チップ抵抗器。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、各種電子機器に使用される多連チップ抵抗器に関するものである。

[0002]

【従来の技術】従来のこの種の多連チップ抵抗器としては、特開平8-122017号公報に開示されたものが知られている。

【0003】図4(a)(b)は従来の2連の多連チッフ抵抗器の斜視図および断面図を示したもので、との図 204(a)(b)において、1はセラミック基板で、とのセラミック基板1の両側面1aの中央には切欠き2が形成されている。またセラミック基板1の表面1bには側面1aに接するように複数の電極3が形成され、かつとの複数の電極3は前記切欠き2により分割されている。4は複数の電極3間に跨がるように形成された複数の抵抗体、5は前記複数の抵抗体4を被覆保護するオーバーコート層、6は前記セラミック基板1の側面1aに位置してセラミック基板1の表面1b、裏面1cにも回り込むように形成された側面電極で、との側面電極6は導電 30ペーストを印刷・焼成して形成される厚膜電極6aと、はんだまたはニッケルをめっきして形成されるめっき層6bとにより構成されている。

【0004】そして上記従来の2連の多連チップ抵抗器は、矩形状の多連チップ素子の端部の角を直角とし、かつ端部に位置する側面電極6をセラミック基板1の側面1a、表面1bおよび裏面1cともに直角の角まで形成するととにより、直角の角の部分をシャープな特徴点として認識できるようにして多連チップ素子の位置決めを容易にするとともに、端部に位置する側面電極6の面積が大きくなるようにして固着性およびめっき性を向上させているものである。またこの2連の多連チップ抵抗器は、図4(a)に示すようにほぼ正方形の形状となっているもので、また実際にセットユーザーで大量に使用されている2連の多連チップ抵抗器もほぼ正方形の形状が採用されている。

[0005]

【発明が解決しようとする課題】しかしながら、上記した従来のセラミック基板1の凸部に電極3を形成した2連の多連チップ抵抗器は、製造最終工程である完成抵抗 50

値選別機において、抵抗値測定とテーピング挿入のため に方向を揃える必要があるが、ほぼ正方形の形状であ り、また小形の多連チップ抵抗器ほど重量が軽いため に、一度方向を揃えても転がりやすく、その結果、方向 を揃えることが非常に難しく、完成抵抗値選別機の処理 能力が低いという課題を有していた。

[0006] また多連チップ抵抗器を小形化する場合、すべての外形寸法を小さくする必要があるため、製品の厚みも薄くするが、このためにセットメーカーでプリン10 ト基板に実装する時の衝撃により、製品が割れたり欠けたりして損傷するという課題も有していた。

[0007] 本発明は上記従来の課題を解決するもので、完成抵抗値選別機での方向が揃えやすくなって、完成抵抗値選別機の処理能力を高めることができるともに、プリント基板への実装時の衝撃がかかっても製品が破損することのない多連チップ抵抗器を提供することを目的とするものである。

[8000]

【課題を解決するための手段】上記目的を達成するために本発明の多連チップ抵抗器は、矩形状の絶縁基板の対向する長辺に2対の凸部を形成するとともに、この凸部に電極部を形成し、かつ前記隣り合う凸部間に切り欠き部を形成してなる多連チップ抵抗器において、前記矩形状の絶縁基板の短辺し、長辺W、厚み t、切り欠き部の幅a、切り欠き部の深さりの関係を、L \le 0.6 mmで、かつW/L>1.3、a/W \le 0.2、b/L \le 0.2、t/L \ge 0.5の関係にしたもので、この構成によれば、完成抵抗値選別機での方向が揃えやすくなって、完成抵抗値選別機の処理能力を高めることができるともに、プリント基板への実装時の衝撃がかかっても製品が破損することのない多連チップ抵抗器を提供することができるものである。

[0009]

【発明の実施の形態】本発明の請求項1に記載の発明 は、矩形状の絶縁基板の対向する長辺に2対の凸部を形 成するとともに、との凸部に電極部を形成し、かつ前記 隣り合う凸部間に切り欠き部を形成してなる多連チップ 抵抗器において、前記矩形状の絶縁基板の短辺し、長辺 ₩、厚みt、切り欠き部の幅a、切り欠き部の深さbの 関係を、L≤0.6mmで、かつW/L>1.3、a/ **W≦0.2、b/L≦0.2、t/L≧0.5の関係に** したもので、との構成によれば、L≦0.6mmで、か つW/L>1.3の関係としているため、小形で、かつ 横長の形状のものを得ることができ、これにより、製造 最終工程である完成抵抗値選別機において、抵抗値測定 とテービング挿入のために方向を揃える場合において も、方向が揃えやすくなるため、完成抵抗値選別機の処 理能力を高めることができ、またa/W≦0.2、b/ L≦0. 2の関係としているため、切り欠き部の幅aと 切り欠き部の深さりは小さくなり、これにより、電極を

形成する凸部の幅を広くすることができるとともに、対 向する切り欠き部間の距離を長くすることができるた め、この種の製品をプリント基板へ実装した際の衝撃で 凸部が欠けたり、あるいは切り欠き部間で製品が割れて 破損するということはなく、しかも t / L ≥ 0.5の関 係にして絶縁基板の厚み t を大きくしているため、プリ ント基板への実装時における製品の破損防止もさらに確 実なものが得られるという作用を有するものである。

【0010】以下、本発明の一実施の形態における多連 チップ抵抗器について、図面を参照しながら説明する。 【0011】図1は本発明の一実施の形態における2連 の多連チップ抵抗器の概略平面図を示したもので、この 図1において、11はアルミナ基板からなる矩形状の絶 縁基板で、この絶縁基板11の平面形状は長方形となっ ている。また前記絶縁基板 1 1 の対向する長辺には2対 の凸部が形成され、この凸部に電極部12が形成されて いる。そしてまた前記隣り合う凸部に形成した電極部1 2間には切り欠き部13が形成されており、この切り欠 き部13により前記電極部12は分割されている。また 前記電極部12は凸部の表面、側面および裏面に連続し て形成されるもので、前記絶縁基板11上に導電ペース トを印刷・焼成して厚膜電極を形成し、かつその上にニ ッケルめっきおよびはんだめっきを形成することにより 構成されている。そしてまた前記電極部12間に跨がる ように2つの抵抗体(図示せず)が形成されているもの で、これらの抵抗体(図示せず)は保護膜層14で被覆 保護されている。このとき、絶縁基板11の短辺L、長 辺W、厚みt、切り欠き部13の幅a、切り欠き部13 の深さbの関係は、L≦O.6mmで、かつW/L> 1. 3. a/ $W \le 0$. 2. b/ $L \le 0$. 2. t/ $L \ge$ 0.5の関係としている。

【0012】すなわち、本発明の一実施の形態において は、L≦0.6mmとすることにより、小形の多連チッ ブ抵抗器を構成し、またW/L>1.3の関係とするこ とにより、小形で横長の形状としているものである。と の場合、Wとしの関係の上限はW/L≦1.6である。 【0013】また本発明の一実施の形態においては、a /W≤0.2、b/L≤0.2の関係としているため、 切り欠き部13の幅aと深さbを小さくすることがで き、これにより、電極部12を形成する凸部の幅を広く することができるとともに、対向する切り欠き部13間 の距離を長くすることができるため、この種の製品をプ リント基板に実装した際に衝撃がかかっても、この衝撃 により凸部が欠けたり、あるいは切り欠き部13間で製 品が割れて破損するということはなくなるものである。 なお、aとWの関係の下限およびbとLの関係の下限 は、製造可能範囲を配慮してa/W≥0.1、b/L≥ 0. 1とすることが好ましい。

【0014】そしてまた本発明の一実施の形態において は、上記に加えて、t/L≥0.5の関係にして絶縁基 50

板11の厚み t を大きくしているため、プリント基板へ の実装時における多連チップ抵抗器の破損防止もさらに 確実なものが得られるものである。なお、 t とLの関係 の上限は、製造可能範囲を配慮してt/L≦0.6とす るととが好ましい。

【0015】次に、この2連の多連チップ抵抗器の製造 方法について、図2(a)(b)および図3(a) (b) に示す製造工程図を参照しながら説明する。ま

ず、大判のアルミナ基板からなるシート状絶縁基板21 10 を用意し、図2(a)に示すように、スルーホール22 を形成するとともに、分割用スリット23,24を形成 して、シート状絶縁基板21の表面を区画する。次に、 図2(b)に示すように、各区画内に導電ペーストをス クリーン印刷し、これを850℃で焼成して電極部25 を形成する。さらに抵抗ペーストをスクリーン印刷し、 これを850℃で焼成して抵抗体26を形成する。そし てとの抵抗体26は、例えばレーザートリミングにより との抵抗値が所定の値となるように調整される。

【0016】次に、図3(a)に示すように、2つの抵 抗体26を完全に覆うように、絶縁性を有する例えばエ ポキシ系の保護膜樹脂ペーストをスクリーン印刷し、こ れを200℃で硬化して、保護膜層27を各区画内に形 成する。その後、この状態でシート状絶縁基板21を分 割用スリット23に沿ってブレイクすることにより、短 冊状の絶縁基板21aを構成する。次に図3(b)に示 すように、短冊状の絶縁基板21aの側面に導電性の樹 脂ペーストを塗着し、これを200℃で硬化して厚膜電 極28を形成する。その後、この状態で短冊状の絶縁基 板21aを分割用スリット24に沿ってプレイクすると とにより個片化し、最後にこの個片化された製品の厚膜 電極28の表面にニッケルめっきおよびはんだめっきを 施すととによりめっき層を形成して、2連の多連チップ 抵抗器を製造するものである。

【0017】以上のように構成された本発明の一実施の 形態における多連チップ抵抗器について、アルミナ基板 からなる矩形状の絶縁基板 1 1 の短辺 Lを 0. 5 4 m m、厚み t を 0. 2 9 mm、切り欠き部 1 3 の幅 a を O. 16mm、切り欠き部13の深さbをO. 10mm として、長辺₩を種々変化させたものを作製した。そし てこれらの多連チップ抵抗器について、それぞれ、完成 抵抗値選別機での方向を揃える箇所を通過した後におけ る誤方向製品の混入率を調べた。その調査結果を(表1) に示す。この(表1)から明らかなように、W/Lが 1. 3以下のものについては、誤方向製品の混入が発生 したのに対し、W/Lを1.3より大きくした本発明の 実施の形態においては、誤方向製品の混入が全く発生し なかった。

[0018]

【表1】

04 01 21 16:05

No	W (mm)	L (mm)	W/L	混入率(%)
1	0.60	0.54	1.11	4.8
2	0.70	0.54	1.30	5
3	0.80	0.54	1.48	.0
4	0.90	0.54	1.67	0

【0019】次に、矩形状の絶縁基板11の短辺しを 0.54mm、長辺Wを0.80mm、厚みtを0.2 9mmとして、切り欠き部13の幅a、切り欠き部13 10 の深さbを種々変化させたものを作製した。そしてこれ ちの多連チップ抵抗器について、それぞれ、プリント基 板へ実装した際の製品の割れの発生率を調べた。その結 果を(表2)(表3)に示す。

【0020】 この(表2) (表3) から明らかなよう に、a/Wおよびb/Lが0.2より大きいものについ ては、製品の割れが発生したのに対し、a/Wおよびb /Lを0.2以下とした本発明の実施の形態において は、製品の割れが全く発生しなかった。なお、割れ不良 のモードは、a/Wが0.2より大きい場合には電極部 20 の幅aを0.16mm、切り欠き部13の深さbを0. 12を形成する凸部のカケ割れ、b/Lが0.2より大 きい場合には切り欠き部13間での割れであった。

[0021]

【表2】

No	a (mm)	W (mm)	a/W	割れ発生率 (%)
-	0.25	0.80	0.31	15
2	0.20	0.80	0.25	3
3	0.16	0.80	0.20	0
4	0.10	0.80	0.13	0

* [0022]

【表3】

No	b (mm)	L (mm)	b/L	割れ発生率 (%)
1	0.20	0.54	0.37	63
2	0.15	0.54	0.28	1 2
3	0.10	0.54	0.19	0
4	0.07	0.54	0.13	0

【0023】さらに、矩形状の絶縁基板11の短辺しを 0.54mm、長辺Wを0.80mm、切り欠き部13 10mmとして、厚みtを種々変化させたものを作製し た。そしてこれらの多連チップ抵抗器について、それぞ れ、プリント基板へ実装した際の製品の割れの発生率を 調べた。その結果を(表4)に示す。この(表4)から 明らかなように、t/Lが0.5より小さいものについ ては、製品の割れが発生したのに対し、t/Lを0.5 以上とした本発明の実施の形態においては、製品の割れ が全く発生しなかった。

[0024]

【表4】 30

割れ発生率 t/L t (mm) L (mm) (%) 0.54 0.37 9 0.20 0.54 0.46 2 0.25 0.29 0.54 0.54 0 0

0.54

【0025】上記したように、本発明の実施の形態で規 定する範囲で多連チップ抵抗器を製造すれば、製品の外 形寸法の短辺と長辺の比が大きいために転がりにくく、 また短辺と長辺に対する切り欠き部の比、および厚みと の比を規定することにより、アルミナ基板からなる矩形 状の絶縁基板 1 1 の強度を増すことができるものであ る。

【0026】なお、上記本発明の一実施の形態における 2連の多連チップ抵抗器の製造工程で使用した材料は、 **とれに限定されるものではなく、切り欠き部を有する矩 50 成するとともに、との凸部に電極部を形成し、かつ前記**

形状の絶縁基板の外形寸法が本発明で規定する範囲であ れば、その他の材料であっても、本発明の一実施の形態・ と同様の効果が得られることは言うまでもない。

【0027】また、本発明は2連の多連チップ抵抗器の みに適用可能なものであって、3連以上の多連チップ抵 抗器に適用しても効果が得られないものである。

[0028]

0.65

【発明の効果】以上のように本発明の多連チップ抵抗器 は、矩形状の絶縁基板の対向する長辺に2対の凸部を形

特開2001-143913

8

隣り合う凸部間に切り欠き部を形成してなる多連チップ 抵抗器において、前記矩形状の絶縁基板の短辺し、長辺 W、厚みt、切り欠き部の幅a、切り欠き部の深さbの 関係を、L≦0.6mmで、かつW/L>1.3、a/ **W**≦0.2、b/L≦0.2、t/L≧0.5の関係に したもので、この構成によれば、L≦0.6mmで、か つW/L>1.3の関係としているため、小形で、かつ 横長の形状のものを得ることができ、これにより、製造 最終工程である完成抵抗値選別機において、抵抗値測定 とテーピング挿入のために方向を揃える場合において も、方向が揃えやすくなるため、完成抵抗値選別機の処 理能力を高めることができ、またa/W≤0.2、b/ L≦0.2の関係としているため、切り欠き部の幅aと 切り欠き部の深さbは小さくなり、これにより、電極を 形成する凸部の幅を広くすることができるとともに、対 向する切り欠き部間の距離を長くすることができるた め、この種の製品をプリント基板へ実装した際の衝撃で 凸部が欠けたり、あるいは切り欠き部間で製品が割れて 破損するということはなく、しかも t / L ≥ 0.5の関* *係にして絶縁基板の厚み t を大きくしているため、ブリント基板への実装時における製品の破損防止もさらに確実なものが得られるというすぐれた効果を有するものである。

【図面の簡単な説明】

【図1】本発明の一実施の形態を示す2連の多連チップ 抵抗器の概略平面図

【図2】(a)(b)同多連チップ抵抗器の製造方法を示す工程図

0 【図3】(a)(b)同多連チップ抵抗器の製造方法を 示す工程図

【図4】(a)従来の2連の多連チップ抵抗器を示す斜 視図

(b)同多連チップ抵抗器の断面図

【符号の説明】

- 11 絶縁基板
- 12 電極部
- 13 切り欠き部

【図4】

